先端テスト技術の最前線へ
FormFactor COMPASS Tokyo 2026では、未来を切り拓く技術をテーマに、業界リーダーや弊社エキスパートが、先進パッケージ、高帯域幅メモリ、低ノイズテスト、シリコンフォトニクス、光学テストなど、最新の技術トレンドについて 深い洞察と最新情報をお届けします。
TOKYO, JAPAN
2026年2月17日(火)
場所：JPタワー ホール&カンファレンス
東京都千代田区丸の内二丁目7番2号
KITTE4階
セミナー開催時間：
10:30～17:20（10：00受付開始）
17:30～19:30 レセプション
| 10:30 - 10:40 |
イントロダクション フォームファクター株式会社 代表取締役 川又 信尋 |
|
| 10:40 - 11:00 |
オープニング FormFactor, Inc. General Manager Sudhakar Raman |
|
| 11:00 - 11:30 |
セッション1：ビジョンスピーカー ソニーセミコンダクタソリューションズ株式会社 統括部長 赤田 信哉 氏 「製品の差異化に求められるイメージセンサーのテスト技術」 |
|
| 11:30 - 12:00 |
セッション2： ピラミッドプローブ フォームファクター株式会社 菅原 徹 「量産ラインにおけるRFキャリブレーションの考察」 |
|
| 12:00 - 13:00 | 昼食 | エクスポ開催 |
| 13:00 - 13:30 |
セッション3：シリコンフォトニクス 古河電気工業株式会社 フォトニクス研究所 フェロー 那須 秀行 氏 「次世代データセンターを支えるCo-Packaged Optics技術」 |
|
| 13:30 - 14:00 |
セッション4：シリコンフォトニクス FormFactor, Inc. Kainoa Kekahuna 「研究室から量産工場へ、シリコンフォトニクスソリューション」 |
|
| 14:00 - 14:30 | コーヒーブレイク | エクスポ開催 |
| 14:30 - 15:00 |
セッション5：高速垂直プローブカード FormFactor, Inc. Alan Liao 「先進パッケージングICデバイスにおける400Gbps超対応のウェハーテストインフラの拡張」 |
デモセッション：ノイズ 測定 フォームファクター株式会社 鮫島 正裕 |
| 15:00 - 15:30 |
セッション6：カスタム HBM FormFactor, Inc. Kevin Tran 「SmartMatrixによる高複雑度カスタムHBMテストの実現」 |
デモセッション ：シリコンフォトニクス フォームファクター株式会社 湯本 治仁 |
| 15:30 - 16:00 | コーヒーブレイク | エクスポ開催 |
| 16:00 - 16:30 |
セッション7：プローブクリーニング Delphon Industries, LLC Vice President Jerry Broz 「先進的なウェーハレベルおよびダイレベルテストにおける効率向上：課題と解決策」 |
|
| 16:30 - 17:00 |
セッション8: ビジョンスピーカー 株式会社ソシオネクスト 統括部長 小澤 徹 氏 「先端SoC製品における新たなウェーハテストの課題」 |
|
| 17:00 - 17:20 |
クロージング FormFactor, Inc. General Manager Jens Klattenhoff |
|
| 17:30 - 19:30 | レセプション |
時間や内容は予告なく変更する場合がございます
Nobuhiro Kawamata
VP & Country Manager
FormFactor Inc.
Sudhakar Raman
SVP, GM Probes Business Unit
FormFactor Inc.
Shinya Akata
Deputy General Manager of Mobile Product Engineering Department
Sony Semiconductor Solutions Corporation
Toru Sugawara
Sr Princ Applications Engineer
FormFactor Inc.
Hideyuki Nasu
Photonics Research Institute Fellow
Furukawa Electric Co., Ltd.
Kainoa Kekahuna
Applications Engineering Manager
FormFactor Inc.
Alan Liao
Director, Probe BU Product Marketing
FormFactor, Inc.
Kevin Tran
Senior Director of Product Marketing
FormFactor Inc.
VP Business Development & Strategic Marketing
Delphon Industries, LLC.
Tetsu Ozawa
General Manager of the Development Group
Test Development Department
Socionext Inc.
Jens Klattenhoff
SVP, GM Systems Business Unit
FormFactor Inc.
Masahiro Sameshima
Senior Staff Application Engineer
FormFactor Inc.
Haruhito Yumoto
Sr Princ Applications Engineer
FormFactor Inc.
Sudhakar Raman
Senior Vice President and General Manager, Probes Business Unit, FormFactor Inc.
Sudhakar Raman has served as our Senior Vice President and General Manager of the Probes Business Unit since 2024. Sudhakar joined FFI in 2021 as Vice President/General Manager Strategic accounts expanding his role to all of North America Business Development and Applications Engineering. Sudhakar brings over 25+ years of extensive experience in P&L management, product development, strategic planning, global marketing and applications engineering at leading companies including Onto Innovation, Veeco, and ESI (now MKS).
Prior to joining FormFactor, Sudhakar was the Chief Operating Officer at SVXR and prior to SVXR was Vice President/General Manager of Automated Metrology at Onto Innovation where he was responsible for directing and driving overall P&L for front-end CMOS automated metrology business unit. Prior to Onto Innovation, he held various management, marketing, applications engineering including expatriate experience working in Korea with Veeco and ESI (now MKS).
Sudhakar received his M.S. in electrical engineering with a research scholarship from University of Kentucky, Executive Management course from Stanford University, and B.S. in electrical engineering from Manipal Institute of Technology.
赤田 信哉
モバイルシステム事業部 モバイル製品部 テストシステム開発 担当部長
ソニーセミコンダクタソリューションズ(株）
長野県出身。1995年ソニー株式会社に入社以来、30年間にわたり半導体テスト技術に従事。SoCテストエンジニアとして各種テスターでの立ち上げを経験後、DFT（Design For Test）領域でSCAN/BISTの開発・設計を担当。その後、テスト戦略の重要性を提唱し、「テストリーダー」という新製品/デバイス開発において、企画段階から製品出荷までテストを俯瞰で捉えて最適なテスト戦略を立案する役割を確立。グループ内の設計会社において先行テスト技術開発のマネジメントを経験し、その後、九州の製造拠点でイメージセンサーのテスト技術部門の責任者として勤務。2025年よりイメージセンサー事業部にて、全社ガバナンスとテストシステム開発を統括する責任者として現在に至る
製品の差異化に求められるイメージセンサーのテスト技術
2024年のSWTEST ASIAにて『Critical Role of Test for Image Sensor Development』というお題にてテストの価値について語らせていただきました。その内容に再度触れながら自分の立場に応じて変化してきたテストの価値とそれに必要な技術について私のキャリアも踏まえて話させて頂きます。
菅原 徹
シニアプリンシパルアプリケーションエンジニア
フォームファクター株式会社
アプリケーションエンジニア、1982年よりHewlett Packard（現Keysight Technology）RF/マイクロ波計測器のマーケティング、1998年よりCascade MicrotechにてRFプローブカード/RFエンジニアリングプローブ/キャリブレーション・ソフトウェアを担当、現在に至る。
ピラミッドプローブ：量産ラインにおけるRFキャリブレーションの考察
量産ラインにおいてデバイスのSパラメータを測定することは多くの困難を伴います。正確な測定を行うためには適切な頻度でキャリブレーションを行う必要がありますが、キャリブレーションに費やす時間はテスト時間と引き換えになります。このセミナーでは、プローブチップの摩耗がキャリブレーションに与える影響、カードやISSのデザインによる影響について考察します。
那須 秀行
フォトニクス研究所フェロー
那須 秀行
1995年古河電気工業株式会社入社。高密度波長分割多重信号光源及び光インターコネクト用光モジュールの研究開発と製品化に従事。現在，フォトニクス研究所フェロー。2006年，博士(工学)。2018～2022年、日本大学理工学部非常勤講師。2019～2025年、京都工芸繊維大学非常勤講師。Optica Fellow。IEEE Senior Member。電子情報通信学会シニア会員。OFC2026 D3 Subcommittee Chair、エレクトロニクス実装学会常任理事・総務委員長等を歴任。エレクトロニクス実装学会技術賞、IEEE CPMT Symposium Japan Best Paper Award等を受賞。OIF (Optical Internetworking Forum)及びIOWN Global ForumのMember。
次世代データセンターを支えるCo-Packaged Optics技術
ChatGPT等のサービスの誕生によって、データセンタにAI/MLシステムが導入され、広帯域化が著しく進展している。一方で、電力消費が大きな社会課題と認識されており、光インターコネクトの消費電力抑制が求められている。そこで、光電融合技術の第一段階とされているCPO（Co-Packaged Optics）の導入が期待されている。小型光トランシーバを光スイッチASICやGPUのごく近傍に高密度に配置することで、電気伝送路を極限まで短くすることができ、DSPを省略できる。CPOには、光トランシーバ用の光源の配置位置が異なる二つの形態があり、光トランシーバと外部光源の検討が進んでいる。CPOは実導入の段階に入っており、ここでは代表的なデモンストレーションについて紹介する。
Kainoa Kekahuna
Applications Engineering Manager, FormFactor, Inc.
Kainoa is an applications engineering manager based in FormFactor’s San Jose CA demo center. He has been with FormFactor since 2015 working as an applications engineer. Kainoa graduated from Portland State University with a degree in electrical engineering.
From Lab to Fab: Integrating Co-optics and Electrics for Next-Generation Silicon Photonic Test Solutions
This presentation will start with a comprehensive overview of FormFactor solutions for silicon photonics, delivering a full spectrum of test and measurement capabilities, from research labs to high-volume manufacturing, meeting the demands of next-generation data centers, AI, and advanced packaging applications.
We will also highlight the integration of co-optics and electrics within probe card technology, a breakthrough that enables comprehensive on-wafer testing and characterization of photonic devices. By combining precise optical alignment with robust electrical connectivity, this solution streamlines the testing process, improves measurement accuracy, and supports scalable production workflows. Attendees will gain insights into the technical challenges overcome, the measurable benefits in throughput and reliability, and the broader impact on accelerating the commercialization of silicon photonics.
研究室から製造現場へ：次世代シリコンフォトニクス試験ソリューションにおける光電統合
本プレゼンテーションでは、FormFactorによるシリコンフォトニクス向けソリューションの包括的な概要を紹介します。研究室から量産製造まで、次世代データセンター、AI、先進パッケージング用途の要求に応える、幅広い試験・計測機能を提供します。さらに、プローブカード技術における光学と電気の統合について取り上げます。これはフォトニックデバイスのオンウェハ試験と特性評価を包括的に可能にする画期的な技術です。精密な光学アライメントと堅牢な電気接続を組み合わせることで、試験プロセスを効率化し、測定精度を向上させ、スケーラブルな生産ワークフローを支援します。参加者は、克服された技術的課題、スループットと信頼性における具体的なメリット、そしてシリコンフォトニクスの商業化を加速させる広範な影響について洞察を得ることができます。
Alan Liao
Director, Probe BU Product Marketing
Alan Liao holds a Master of Science in Analog Circuit Design from San Jose State University and a Bachelor of Science in Electrical Engineering from the University of California, Los Angeles. With over two decades of experience in the probe card industry, Mr. Liao has consistently contributed to the advancement of semiconductor test technologies.
He joined FormFactor in 2008 as a Design Engineer, where he led the development of 300mm full-wafer contact probe cards for LPDDR testing. In 2014, he transitioned into the Product Marketing group within the Probes Business Unit, where he played a pivotal role in product development for the automotive sector, business expansion in the Asian SoC market, and the introduction of high-speed probe card solutions for HBM Known Good Die (KGD) testing.
Mr. Liao’s current focus includes test solutions and strategic business development for HBM, advanced packaging, and quantum computing integrated circuits. He actively contributes to industry initiatives as a committee member of the SEMICON West Test Vision Symposium and the IEEE Heterogeneous Integration Testing Roadmap.
Scaling Wafer Test Infrastructure for 400+Gbps in Advanced Packaging IC Device
The relentless demand for ultra-high bandwidth in data-intensive applications—such as AI training, cloud computing, and advanced networking—has driven the evolution of high-performance computing (HPC) architectures and their associated test methodologies. This presentation explores how next-generation HPC chips are seeking wafer-level testing at unprecedented speeds targeting 448 Gbps throughput, as well as ubump DC testing on different Chip IP regions. We will discuss the key elements in probe card architectural innovations that make this possible, including advanced SerDes design, multi-lane parallelism, and signal integrity optimization. Additionally, we will examine the challenges and tradeoff of achieving ubump test. Finally, we will highlight how these probe technology advancements accelerate time-to-market for cutting-edge HPC solutions.
先進パッケージングICデバイスにおける400Gbps超対応のウェハーテストインフラの拡張>
データ集約型アプリケーション――AIトレーニング、クラウドコンピューティング、先進的ネットワーキングなど――における超高帯域幅への絶え間ない需要は、高性能コンピューティング（HPC）アーキテクチャとその関連テスト手法の進化を推進してきました。本プレゼンテーションでは、次世代HPCチップが、448 Gbpsという前例のないスループットを目標としたウェーハレベルテストや、異なるチップIP領域におけるuバンプDCテストを追求している点を探ります。
さらに、これを可能にするプローブカードのアーキテクチャ革新の主要要素――高度なSerDes設計、マルチレーン並列処理、信号整合性の最適化――について議論します。加えて、マイクロバンプテストを実現する際の課題とトレードオフを検討します。最後に、これらのプローブ技術の進歩が、最先端HPCソリューションの市場投入までの時間をいかに加速させるかを強調します。
Kevin Tran
Senior Director of Product Marketing, FormFactor Inc.
Kevin is the Senior Director of Product Marketing, responsible for Memory Probe family of product line. He brings over 18 years of experience launching new technology in the memory, logic, and data center AI/ML industries to FormFactor. His career spans leadership roles at Amazon Web Service, SK Hynix, Micron, and Nanya. Most recently, Kevin led the global product development strategy for Amazon Web Services (AWS) with logic IC vendors where he spearheaded the adoption of AWS AI/ML services. Prior to AWS, Kevin was Director of Technical Marketing at SK Hynix, where he was responsible for the development of High Bandwidth Memory (HBM) product strategy from its inception, collaborated closely with customers and ecosystem partners to drive widespread adoption for HBM in 2.5D packaging applications. Prior to SK Hynix, Kevin managed the Synchronous Flash product line at Micron, and mobile DRAM at Nanya. Throughout his career, he has focused on combining market insights with deep technical expertise to enable advanced technologies and deliver innovative go-to-market strategies.
Production proven SmartMatrix probe card technology for the most demanding Custom-HBM test conditions.
Cloud Service Providers are racing to democratize Artificial Intelligence, driving the needs for compute architectures that deliver significantly higher effective performance. High Bandwidth Memory (HBM) is a key enabler of these breakthroughs, and the industry is now pushing toward Custom HBM designs to unlock even greater system performance. These Custom HBM devices must operate at high speeds and endure substantial thermal stress, making rigorous wafer-level testing essential to ensure reliability under such demanding conditions. FormFactor’s SmartMatrix probe cards provide high-speed test and advanced thermal management capability required for Custom HBM, making SmartMatrix the ideal probe card platform for Custom HBM wafer level test insertions.
高い性能や条件を求めるカスタムHBMテスト条件に対応する、実績あるSmartMatrixプローブカード技術
クラウドサービスプロバイダーは、人工知能の民主化を急速に進めており、その結果、より高い実効性能を提供するコンピュートアーキテクチャのニーズが高まっています。High Bandwidth Memory（HBM）は、こうした技術革新を支える重要な要素であり、業界はさらに高いシステム性能を実現するため、カスタムHBM設計へとシフトしています。これらのカスタムHBMデバイスは、高速で動作し、相当な熱ストレスに耐える必要があるため、厳格なウェーハレベルテストが信頼性確保のために不可欠です。FormFactorのSmartMatrixプローブカードは、カスタムHBMに必要な高速テストと高度な熱管理機能を提供し、カスタムHBMのウェーハレベルテストに最適なプローブカードプラットフォームです。
Jerry Broz
VP of Business Development and Strategic Marketing - Delphon Industries, LLC
Jerry Broz, PhD, is currently the VP of Business Development & Strategic Marketing at Gel-Pak, a Delphon Industries Company.
Dr. Broz previously served as President and Technology Director at Advanced Probing Systems. He spent nearly 18 years in executive leadership at International Test Solutions (acquired by Entegris in 2022), including as Global Technology Director, SVP of Technology, and VP of Applications, leading advancements in cleaning for wafer sort and package test. Dr. Broz has also been Sr. Technical Director at MJC Electronics Corp. and is an emeritus Sr. Member of Technical Staff at Texas Instruments. For over 15 years, he has chaired the SWTest San Diego (in its 35th year) and SWTest Asia (in its 7th year Conferences.
Dr. Broz earned his PhD in Mechanical Engineering from the University of Colorado at Boulder and is both an IEEE Senior and Golden Core Member. Highly active in the industry, he holds 22 US patents, over 60 international patents, and has contributed to more than 175 publications across journals, tutorials, workshops, and technical presentations.
EFFICIENCY GAINS IN ADVANCED WAFER-LEVEL AND DIE-LEVEL TEST: CHALLENGES AND SOLUTIONS
Cost of Test and equipment efficiency will directly impact the average selling price of semiconductor devices in all sectors. While multi-site testing can improve efficiency, the overall benefits are not always proportional. It is important to examine each component of test process. In this presentation, the focus will be on two critical aspects within the test process at both wafer and die levels: probe-card cleaning and singulated die handling to facilitate test.
Probe card cleaning is crucial for reliable wafer testing, but the wafer prober capacity for storing, handling, and executing cleaning with multiple materials is quite limited. For probe technologies, hard abrasives maintain tip flatness but wear tips quickly, while soft polymers preserve tips but do not maintain flatness. Gel-Pak's patent-pending hybrid cleaning solutions combine both material types for effective dual-action cleaning in one step for improving CRES recovery, debris removal, and tip preservation with improved overall process efficiency.
Advanced packaging and chiplets require flexible and adaptable die handling. Traditional custom trays are costly, slow to procure, and limited in flexibility. Gel-Pak’s pocketless films securely hold die of any shape, reducing expenses and inventory while supporting scalable processes. These films are compatible with SEMI standard wafers to (1) streamline post-singulation processes, secure die during transport, remove the need for needle ejectors, and (2) enable multi-site probe card testing using existing wafer-level tools.
Optimizing test costs and equipment efficiency through parallelism are essential for economical semiconductor manufacturing; however, multi-site testing presents challenges related to execution and device complexity. Recent material innovations, such as hybrid probe card cleaning methods and textured films for die handling, enhance system uptime and operational efficiency, thereby meeting the increasing demands of advanced semiconductor production.
先進的なウェーハレベルおよびダイレベルテストにおける効率向上：課題と解
テストコストと装置効率は、すべての分野における半導体デバイスの平均販売価格に直接影響します。マルチサイトテストは効率を改善できますが、その全体的な効果は必ずしも比例的ではありません。したがって、テストプロセスの各要素を検討することが重要です。本プレゼンテーションでは、ウェーハレベルおよびダイレベルのテストプロセスにおける二つの重要な側面――プローブカードのクリーニングと、テストを容易にするためのシングルダイハンドリング――に焦点を当てます。
プローブカードのクリーニングは信頼性の高いウェーハテストに不可欠ですが、ウェーハプローバーの容量は複数の材料を用いた保管・処理・クリーニングの実行において非常に制限されています。プローブ技術において、硬質研磨材はチップの平坦性を維持しますが先端の摩耗が早く、軟質ポリマーは先端を保護しますが平坦性を維持できません。Gel-Pak の特許出願中のハイブリッドクリーニングソリューションは、両方の材料を組み合わせることで一度のステップで二重作用のクリーニングを実現し、CRES 回復、異物除去、先端保護を改善し、プロセス全体の効率を向上させます。
先進パッケージングやチップレットには柔軟で適応性のあるダイハンドリングが求められます。従来のカスタムトレイは高価で調達に時間がかかり、柔軟性に欠けます。Gel-Pak <のポケットレスフィルムは、あらゆる形状のダイを安全に保持し、コストと在庫を削減しながらスケーラブルなプロセスを支援します。これらのフィルムは SEMI 標準ウェーハに対応しており、(1) シングレーション後のプロセスを効率化し、輸送中のダイを保護し、ニードルエジェクタを不要にし、(2) 既存のウェーハレベルツールを用いたマルチサイトプローブカードテストを可能にします。 並列化によるテストコストと装置効率の最適化は、経済的な半導体製造に不可欠です。しかし、マルチサイトテストは実行やデバイスの複雑性に関連する課題を伴います。ハイブリッドプローブカードクリーニング手法やダイハンドリング用テクスチャフィルムといった最新の材料革新は、システム稼働時間と運用効率を向上させ、先進半導体生産の高まる要求に応えています。
小澤 徹
開発グループ・テスト開発部 ゼネラルマネージャー
株式会社ソシオネクスト
小澤氏は、株式会社ソシオネクスト(本社：日本・新横浜)の開発グループ・テスト開発部のゼネラルマネージャーです。同氏は、ソシオネクストの最先端SoC製品におけるテスト開発、テスト技術、量産テストを担当するチームを率いており、テスト開発、テスト技術分野において、30年以上の経験を有し、技術、品質、コスト、設備、キャパシティ、納期、リソース配分など、テストマネジメントのあらゆる側面を統括しています。また、OSAT・テストハウス、テスト設備、テスト部品などのグローバルなエコシステムパートナー様とWin-Winな関係を構築し、ソシオネクストのテストアウトソーシングビジネスの推進にも取り組んでいます。これらの取り組みにより、ソシオネクストは、先進的なテスト技術の提供と共に、世界中のお客様に高品質で信頼性の高いSoC製品をお届けしています。
先端SoC製品における新たなウェーハテストの課題
ソシオネクストは「ソリューションSoC」と呼ばれる独自のビジネスモデルを開発し、オートモーティブ、データセンターネットワーキング、スマートデバイスといった高成長市場のお客様に、最先端で革新的なチップを提供しております。現在、最先端SoCのテストは大きな変革期を迎えており、ウェハープロセスの進化やチップレットなどの先進パッケージ技術により、複雑性と技術的課題が大幅に増加しています。それにより、テストはこれらの製品価値を最大化するための重要な戦略的プロセスへと進化し、更に、テスト技術の進歩により、テストの重要性は一層高まり、次世代SoCにおける差別化の鍵となり得ると考えています。本プレゼンテーションでは、ソシオネクストの最先端SoCの開発状況、新しいウェハーテスト技術の課題、そしてそれらへの当社の取り組みについてご紹介します。
New wafer testing challenges in leading edge SoC products.
Socionext is developing a unique business model called "Solution SoC," aiming to deliver cutting-edge and innovative chips to customers in high-growth markets such as automotive, data center networking, and smart devices. Testing of leading-edge SoCs is undergoing a major change, as the complexity and technical challenges have increased significantly due to the evolution of wafer processes and advanced packaging technologies such as chiplets. As a result, testing has evolved into an essential strategic process for maximizing the value of these products. Furthermore, advances in test technologies have made testing even more important, and we believe it can serve as a key differentiator for next-generation SoCs. In this presentation, we will introduce the development status of Socionext's leading-edge SoCs, the challenges of new wafer test technologies, and our approaches to these new challenges.
Jens Klattenhoff
Senior Vice President and General Manager, Systems Business Unit
Jens Klattenhoff has served as Senior Vice President and General Manager of Systems Business Unit since 2021. He joined FormFactor in 2016 as Director Product Marketing for the Systems Business Unit. From 2018 until 2019 he served as Senior Director Marketing. Jens has over 20 years of experience in test & measurement technologies. Before joining FormFactor he held various Sales & Marketing leadership positions at Polytec GmbH, Baumer Optronic GmbH and other multi-national technology companies
鮫島 正裕
シニアスタッフアプリケーションエンジニア
フォームファクター株式会社
1985年に東京電機大学電気工学部を卒業後、ソニー・テクトロニクス、カスケード・マイクロテック、メンターグラフィックスにて経験を積んだ後、フリーランスのLSI設計者として様々な半導体ビジネスに従事。2007年よりフォームファクターでアプリケーションエンジニアとしてノイズコンサルに深く関わる。
ノイズ デモセッション
展示会場内の周囲環境におけるノイズレベルの測定ならびに、測定結果を踏まえた試聴確認
湯本 治仁
開発グループ・シニアプリンシパルアプリケーションエンジニア
フォームファクター株式会社
1984年に芝浦工業大学工学部通信工学科を卒業後、ソニー・テクトロニクス、マイクロクラフト、カスケード・マイクロテックにて電子計測器や検査システムのセールスエンジニアを経験し、2007年よりフォーム・ファクターにてアプリケーションエンジニアとして、ウェハプローバシステムのアプリケーション開発や顧客への技術サポート業務等に従事している。
シリコンフォトニクス デモセッション
シリコンフォトニクスデバイス専用のエントリーレベルのマニュアルプローバMPS150SiPh型のご紹介。 ファイバーアレーを用いてチップ上のグレーティングカプラに調芯する手順の一例を実機にてご紹介します。
*社名のローマ字表記に基づき アルファベット順に掲載しています。
参加登録
以下にご記入ください。尚、入力頂いた英語の社名とお名前で当日のバッジをご用意させて頂きます。
* は必須項目です
ご質問やサポートが必要ですか?